원래 Tras 32에 trc 68 쓰고 있다가
tras 36에 trc 72로 풀었는데 읽기쓰기값 더 좋아지고 레이턴시는 0.1~0.2 오차범위 내로 안 좋아졌는데
오버 실패 였었던건가
TM5 2500% 7주기, hci1200%, v-chruncher VST 20주기 했는데 다 소용없나
원래 Tras 32에 trc 68 쓰고 있다가
tras 36에 trc 72로 풀었는데 읽기쓰기값 더 좋아지고 레이턴시는 0.1~0.2 오차범위 내로 안 좋아졌는데
오버 실패 였었던건가
TM5 2500% 7주기, hci1200%, v-chruncher VST 20주기 했는데 다 소용없나
tras 개념 자체가 그런거라 그건 고정된 타이밍 내로 동작하는게 아님 최소값 같은 개념으로 보면 됨 너무 조이면은 오히려 사이클이 한바퀴 더 돌 동안 기다려야 해서 딜레이가 발생함
다 cl값이랑 똑같이 넣고 쓰길래 cl32 36 36 36 32 68 쓰다가 cl32 36 36 36 36 72 인데 적정값이 뭔지 모르겠음
인텔기준 공식은 tRAS = tCL - 2 임
30 넣고 해봐야겟다
인텔이 그래? 공식문서 링크좀
tCL -2 는 tCWL인데 착각하는거 아니냐
CL이랑 같이 넣고 쓰는건 수기님이 해보시고나서 오버클럭닷넷에 올린 이후로 생긴 기조인데 DDR5 넘어오면서 이게 됐음 왜 되는지 모르겠음 근데 하면 밴드윗이 증가함 그래서 그냥 무지성으로 쓰는중 적정값을 추정하는건 어렵다 다만 너무 타이트하게 하지만 않으면 될듯
https://coolenjoy.net/bbs/overclock
여기
벤치딸 결과들 대부분 보면 tRAS = tCL - 2 임... 작년말쯤 부터 그래됐음
안드가면 tRAS = tCL
하닉A다이 특성이라. 사실상 국룰이라고 봐야할듯
이야 언제부터 인텔 공식이 쿨앤조이 사이트가 됐냐. 해보면 알겠지만 tRAS가 tCL보다 안조여지는 경우도 많다 저기 올리는애들은 대부분 잘되는 애들만 올리는거고 저런거 그냥 믿으면서 따라하면서 왜 난 안되지 안되지 하면 뱁새 가랑이 찢어짐
오해하지마라. 인텔 시스템기준 공식(formular)은.... tras = tcl - 2 라고
오차범위 내 결과일 것 같은데, 원래 정석대로 계산하면 tCL - 2 = tCWL, tRCD + tRTP = tRAS 가 맞음 하이닉스 a 다이가 특이한 케이스라서 tRAS 가 많이 조여지는거고, 다른 동네들 램오버 한거 보면 인텔은 tRAS = tCL - 2 로 많이 주는 것 같고, 라이젠은 tRAS = tCL or tCL + 2 로 주는 것 같음 ㅇㅇ