R1 전류세기 합성저항 증가하니 전체 전류 줄어서 R1의 전류가 감소한다 or R1<R+R2 비율이 더 커지니까 R1한테 전압분할이 더 작게 되어서 전류가 감소한다 R2 소비전력 전압분할 많이 돼서 V증가, R증가했으니 R2를 지나는 전류 증가 --> VI증가 이렇게 생각하면 맞는거임? - dc official App
맞음 첨언하자면 V^2/R로 R2소비전력 증가하는거 바로 알 수 있음 - dc App
오 ㄱㅅㄱㅅ - dc App