밑에 글이 지난번에 쓴 글이다.. 트랜지스터 공부하는데.

주딱 글을 읽고 깨달았으면 좋을 텐데 좀 아쉬움이 있어서

너희 생각은 어떤지 물어본다.

실제 트랜지스터는 얼리이펙트 등이 있어서 증폭률이 변하고 그래서 Vbe도 일정하지 않다고 했는데..

사실 그부분이 연결고리가 너무 안맞는 것 같다.

나 혼자만의 생각이냐...?

밑에 내용 한 번 읽어봐주고 트랜지스터 덕후들 답변좀 ㄳ 제발.


-----------------------------------------------------------------------------
https://gall.dcinside.com/mgallery/board/view/?id=physics2&no=59169
실제 트랜지스터에서 얼리효과도 거의 미약하다고.
하는데.. 쨋건.. 궁금한게
vbe가 변한다고 증폭률이 변해야만 할 이유는 없지않음?
트랜지스터가 출력 Ic가 변하는게 vbe의 미세 변화때문인데
그거랑 별개로 증폭률은 일정할수 있지않음?
Ic/Ib가 일정하므로 증폭률이 일정하다고 해서
vbe가 일정하다는 이유를 모르겠음..
정리하자면. 분배 전압인데 일단 얼리이펙트 빼고 생각하자.
문제조건에서 Ic/Ib 일정이 나와있음. 증폭률 일정한
이상적 회로라는 이야기임. vbc의 전압이 변해도
신경 안쓴다는거.. early 무시..
그럼 증폭률 일정하다는건.. 문제 조건이니 이상적 회로라
믿고..!
증폭률 일정하다고 Vbe가 고정이여야 하는 이유있음? 직류바이어스 전압이
높으면 Vbe 달라지는게 정상인데.. (물론 지수함수이다보니 vbe의 변화폭이 크지않아서 고정이나 마찬가지라면 이해)
그냥 차라리 문제조건
에서 조항을 못 박지 않았다는게 문제라면 이해는감..
근데 증폭률 일정한데 왜 vbe일정이 딱 나오는지는 모르겠음.
요약.
1. early effect회로를 생각할 필요없는 까닭은
증폭률 일정하다고 주어짐.
vbc(베이스 ㅡ 컬렉터 전압)에 의해 증폭률 달라지지않는다는 이야기임.
2. 증폭률 일정하면 왜 vbe가 일정해야하는가? 이게 이해가 안가네.. 증폭률 일정한 상태에서 어쨋건 vbe값에 따라 Ib Ic 결정되지않음?
3. 조심스런 추측. vbe-Ic 그래프의 기울기는 증폭률이 아니라 gm이라는 값인데.. 이것과 증폭률은 별개가 아닌가..하는 조심스런 생각..
의견좀 부탁드림



ps. 사실 인혁이형 강의도 듣는데 난 왜vbe-Ic그래프의 기울기가 증폭률이 되는지 잘모르겠음.. FET이 아닌 BJT는 전류 증폭인데... 쨋건 vbe-Ic 그래프의 기울기는 gm임. 얘랑 증폭률은 같은건 아니라고보는데..