1) 이미터와 베이스, 베이스와 컬렉터 사이 전위차는 일정한가요?
2) 왜 트랜지스터를 지나면 전압 강하가 생기는거죠?
3) 전류증폭률이 트랜지스터의 특성인것처럼 써놨던데,
왜 이 문제에서는 각 케이스마다 전류증폭률이 다르죠?
4)도대체 입력신호의 전압은 어디와 어디 사이의 전압을 말하는거죠?
+ (ㄴ)해설도 원함
5) 왜 베이스에 걸어준 입력신호는 (전지의 전압) + (베이스에 걸어준 전압)의 형태로 컬랙터에 걸리는거죠?
6) 5)의 상황에서 이미터의 전위는 어캐되는거죠?
수특 설명이 오류도 좀 있고 너무 부실함
쓴사람들도 이해 못하고 쓴거같이 생김
3) 트랜지스터에 걸린 전압이 일정 값을 넘어가면 포화 상태에 접어들어서 증폭률이 점점 줄어들기 시작합니다 교육과정 밖인데 수완엔 있음...
저거 문제 사진 어케찍은거임? - dc App
사진 내리는게 좋을거 같은데 괜히 나중에 잡혀갈라
그래서 토르키고 올림
아니 저거 서바잖아 ㅋㅋ 어케했노 ㅋㅋ
ㄷㄷ저게서바구나 계산 애미터진거같은데.. -☆
나도 정확하게 아는건 아닌데 1 아니요 일정 안해요 2 p형 반도체와 n형 반도체에서 에너지 띠의 에너지 준위차 때문인걸로 알아요 3 적당한 조건에서는 트렌지스터의 특성이 맞는데 전압이 너무 세지거나 그러면 출력 신호가 왜곡 되면서 전류 증폭률이 작아져요 이 내용이 교과서 딱 한개인가에만 이 내용이 서술 되어 있어요
4부터는 이거 어디 교과서에 있는지는 기억 안나는데 어쨌든 똑같은 문제가 하나 있음 그거 참고 하면 될듯