멤ㅋ컨과 시피유 사이 레이턴시.
ram은 DQ하고 CLOCK-ADDR-CTRL 신호들의 싱크가 안맞음 왜냐면 DQ는 핀to핀 1:1연결이지만 clock-addr-ctrl 신호는 1번칩 거쳐서 2번칩 거처서 3번칩 거쳐서 4번칩 이런순으로 연결되거든
그래서 딜레이를 줘서 dq하고 cac신호의 싱크를 맞춰줘야 하는데 그게 바로 cl 즉 레이턴시다 이마리야
멤ㅋ컨과 시피유 사이 레이턴시.
ram은 DQ하고 CLOCK-ADDR-CTRL 신호들의 싱크가 안맞음 왜냐면 DQ는 핀to핀 1:1연결이지만 clock-addr-ctrl 신호는 1번칩 거쳐서 2번칩 거처서 3번칩 거쳐서 4번칩 이런순으로 연결되거든
그래서 딜레이를 줘서 dq하고 cac신호의 싱크를 맞춰줘야 하는데 그게 바로 cl 즉 레이턴시다 이마리야