인텔 LP-E코어는 인터커넥트로 연결된 SoC 다이에 NPU보다 더 멀리 있고
AMD E코어는 메인 코어 바로 아래에 캐시랑 붙어있는데도 LP-E코어보다 60ns나 느림 ㅋㅋㅋ
인터커넥트 기술이 딸려서 레이턴시 줄이지 못하니 인텔처럼 E코어를 넣고싶어도 못넣던거였음 ㅋㅋ
이번 스트릭스 포인트에서 AMD의 E코어 절망 시나리오 개같이 공개된것임 ㅋㅋㅋㅋㅋㅋㅋ
인텔 LP-E코어는 인터커넥트로 연결된 SoC 다이에 NPU보다 더 멀리 있고
AMD E코어는 메인 코어 바로 아래에 캐시랑 붙어있는데도 LP-E코어보다 60ns나 느림 ㅋㅋㅋ
인터커넥트 기술이 딸려서 레이턴시 줄이지 못하니 인텔처럼 E코어를 넣고싶어도 못넣던거였음 ㅋㅋ
이번 스트릭스 포인트에서 AMD의 E코어 절망 시나리오 개같이 공개된것임 ㅋㅋㅋㅋㅋㅋㅋ
니애미 맛없어
4050 퀘이사존 답게 패드립 ㄸ
좀 많이 느리긴 하네;; - dc App
제목을 정직하게 적으니 암등이들이 안낚이지 아 ㅋㅋ
8500g도 젠4+젠4c e코어 구조인데 왜 그건 멀쩡하냐
https://prod.danawa.com/info/?pcode=34336130
피닉스는 Zen4 코어랑 Zen4C 코어 사이에 16메가 L3캐시 한번만 거치는데 스트릭스 포인트는 L3 캐시를 쪼개고 Zen5C 코어도 두개로 쪼개서 3번 거치게 만듬 ㅋㅋㅋ
8700g는 Zen4 8개이고 C 코어가 아예 없는 버전임...
암드는 자신들의 설계 능력을 자각하고 E코어나 미들코어나 효율코어같은건 집어치우고 P코어만 넣어야함. 사용자들은 스트릭스가 APU인걸 감사히 해야함..
C 코어는 단순히 고밀도 버전이라서 효율 코어라고 보기에는 어렵고, 주로 데이터 센터/콘솔/노트북 쪽에서 적용되지만, 효율 코어는 나중에 따로 설계해야함...
E코어 빼라고 할때는 언제고 왜 또 빨아줌?
내장글카는 1060급이라 쓸만은할것같은데 .. 싸게 내주면말이지 시피유성능은 개별로겠네 - dc App
1050급이야그거
이전모델인 8700g에들어간 780m이 1050ti급인데 어떻게 스트릭스 포인트가 1050급이냐 게이야 - dc App
일반 PC용 CPU에 e코어는 만들어지지 말았어야 할 물건이었다..
어차피 우리가 쓰는 젠5 일반 라인업들에는 안 들어가고 apu npu에 들어가는 거임
그런건 별로 걱정할 필요가 없는게, CCD 구조를 사용하기 때문에 여전히 P 코어만 사용한다는 것임...
아무래도 C 코어의 L2 캐시가 완전히 따로 되어 있어서 공유 자체가 안되고, 빈 면적이 많아지니까 CCX와 유사하게 나왔는데, 코어 간의 통신 레이턴시가 높아질 우려가 있음...
C 코어 자체가 씹창난게 아니라 모듈 단위로 따로 되어 있어서 통신 레이턴시가 높게 나오는 것이지, M1도 이와 동일하게 발생하고 있다는 것임...
M1은 8wide 디코더에 클럭당 성능, 캐시, 대역폭 자체도 크고 아키텍쳐 자체가 존내게 넓은 칩임. 저렇게 곱창나서 나온 암드랑 비교불가
M1도 CPU 모듈이 따로 되어 있어서 코어 간의 통신 레이턴시가 상당히 높은편임...
살다살다 e코어 기술딸 ㅋㅋㅋ 인평 ㅋㅋㅋ 망한건 e코어 마루타한 인텔이고 ㅋㅋㅋㅋ