현장이나 이런데서 다 봤을때
VHDL vs Verilog 뭐가 더 낫냐
익명(119.207)
2019-12-21 19:08
추천 0
다른 게시글
-
이과특) 정치질 못함 [4]익명(121.152) | 19.12.21추천 1
-
텐서플로 관련 입문 서적으로 뭐 추천하냐?익명(119.207) | 19.12.21추천 0
-
C++ 모듈 들어오면익명(222.111) | 19.12.21추천 0
-
우아한테크코스 최종 경쟁률 5n:76 [1]익명(39.7) | 19.12.21추천 0
-
이거 오류 뭔지좀 알려주세요ㅜㅜ (구글링도 해보고 열심해 했음) [5]익명(222.118) | 19.12.21추천 0
-
잘만쓰면 기가랜 1인당 3500만원 손실 가능익명(221.161) | 19.12.21추천 1
-
비전공자들 있음? [5]익명(114.129) | 19.12.21추천 0
-
안랩은 왜가고싶다는 거지 [1]익명(222.101) | 19.12.21추천 1
-
쓰레기대결) 알고리즘 3개월 공부했는데 코테 떨어짐 [1]익명(203.226) | 19.12.21추천 0
-
우테코 프리코스 최종 오프라인 테스트 후기 [8]헬로모코(buzz4879) | 19.12.21추천 1
댓글 0