형들 VHDL진짜 기본적인거 질문 하나만 받아줘 ㅠㅠ

[익명(211.106)]

X IS ARRAY (7 DOWNTO 0) OF STD_LOGIC;
Y IS ARRAY (0 TO 3) OF X;
V IS ARRAY (0 TO 3) OF STD_LOGIC_VECTOR(7 DOWNTO 0);
W IS ARRAY (0 TO 3, 7 DOWNTO 0) OF STD_LOGIC;

일때

1.여기서 W가 세로 4칸(0~3) 세로 8칸(7~0) 의 2D array 가 맞음...?
2. v(1)(7 DOWNTO 3) <= v(2)(4 DOWNTO 0) 이게 어떻게 legal 한거임?

진짜 친구도 없는 불쌍한새끼좀 도와줘 ㅠㅠㅠ