이걸 수정진동자를 안쓰고 전자회로에서 특정 부품에 계산이 완료되었다는 의미를 가진 전류를 흘림으로써 다음 계산이 시작되게끔 하면 안됨?
그러니까 새로운 계산의 시작을 이전계산을 마쳤음을 알리는 전류로 전자적으로 유발시키는거지
그럼 클럭마다의 시간차가 최소화되지않을까?
- dc official App
댓글 6
물리적인 클럭이랑 논리적 클럭은 이미 구분되어 사용되고있는중 아님? ㅇㅅㅇ
익명(218.157)2021-05-23 17:27
답글
모루게서 - dc App
triva(zomi12)2021-05-23 17:28
답글
물리적 진동 몇개를 시스템 클럭 1개로 보자고 이미 하드웨어적으로 구현되어있음 ㅇㅅㅇ 그리고 비트 읽는 타이밍조차 그 정확한 클럭 타이밍이 아니라 조금 있다가 값이 안정될때 읽는거고
익명(218.157)2021-05-23 17:29
답글
그렇구나 감사감사 - dc App
triva(zomi12)2021-05-23 17:31
파이프라인을 3단계라고 가정할께. 너말대로라면 3단계 전부 체크를 해야하는데, 3-to-1 AND 게이트로 각각의 단계의 출력을 and하여 1이 될 경우 다음 클럭을 발생한다 치자. 그럼 일단 각 단계에서 작업이 완료되었다는 것을 확인하고 출력을 뽑아내야할 하드웨어 모듈이 있어야 함. 공간을 더 차지하게 되고 또한 각 게이트마다 신호 전달 딜레이가 걸림 즉, 속도면에서도 불이익
물리적인 클럭이랑 논리적 클럭은 이미 구분되어 사용되고있는중 아님? ㅇㅅㅇ
모루게서 - dc App
물리적 진동 몇개를 시스템 클럭 1개로 보자고 이미 하드웨어적으로 구현되어있음 ㅇㅅㅇ 그리고 비트 읽는 타이밍조차 그 정확한 클럭 타이밍이 아니라 조금 있다가 값이 안정될때 읽는거고
그렇구나 감사감사 - dc App
파이프라인을 3단계라고 가정할께. 너말대로라면 3단계 전부 체크를 해야하는데, 3-to-1 AND 게이트로 각각의 단계의 출력을 and하여 1이 될 경우 다음 클럭을 발생한다 치자. 그럼 일단 각 단계에서 작업이 완료되었다는 것을 확인하고 출력을 뽑아내야할 하드웨어 모듈이 있어야 함. 공간을 더 차지하게 되고 또한 각 게이트마다 신호 전달 딜레이가 걸림 즉, 속도면에서도 불이익
수정만큼 정확한게 어디있다고 - dc App