HDL 2가지 VHDL vs Verilog0. 배경 방산/항공 업계에 있으면서 VHDL을 사용했는데, 이번에 반도체 업계로 가면서 Verilog를 쓰게 됐다. 거기다 모듈 설계 말고 칩 설계를 하게 됐다! 베릴로그 IP를 썼기 때문에 코드는 볼 수 있지만 설계는 못 하는 실력.. 그리고 리눅스도 안 써봤다 공부해야지.. 열시미 공부해서 실력자가 된 담에 하루라도 빨리 은퇴해야지.. 1. 공부 C언어나 자바나 뭐든간에 프로그래밍 언어 하나 배웠다면 쉽다. 그리고 어쨌거나 언어이기 때문에 그냥 자주 쓰면 익숙해짐... VHDL이나 베릴로그나 하나 배운 상태면 나머지 한개는 한나절이면 익힌다. 코드가 달라서 불편할 뿐 기본적인 개념은 비슷하니까.. 다만.. 베릴로그 이 언어가 되게.. 희안하다 암튼 VHDL :=이 베릴로그에서는 =로 쓰고, if()..moneywelcome.tistory.com




베릴로그  한번밖에 못써봤지만 제미나던데

약간 c언어틱한   hdl

다시 쓸일은 없겠지....

- dc official App