c언어 배울때만 해도 분명 어려운것같다가도 재밋었는데verilog hdl배우는데...간단한건데 질문좀...xor연산을 해서 parity를 생성할건데 (a^b)^(c^d) 를 하면 왜 두개씩 묶었는데도 회로를 나중에보면 4개가 한번에 xor로 들어가는지 알수가없네..그냥 지나가시다 아시는분있음 도움좀...
프로그램 뭐 쓰나 모르겠는데 합성기가 그렇게 한거임. 뽑힌 게이트 레벨 회로 다시 건들 수도 있음.
진리표 그려보면 합성기가 맞는지 틀렸는지 알수 있지
4-input XOR도 있었나,,