제대로 된거 맞지?
vhdl 작성후 시뮬레이션 돌렸는데 이렇게 뜨는게 맞는거냐?
ㅁㄴㅇㄹ(182.226)
2015-04-12 12:48
추천 0
댓글 1
다른 게시글
-
컴공교수들 생각 [1]익명(61.4) | 15.04.12추천 0
-
싸트 부심좀 부리지마라 지잡들이나 쓰는 삼성가지고 [4]익명(222.112) | 15.04.12추천 0
-
vhdl 에서 x' y' 이런건 어케 표현하냐 [1]ㅁㄴㅇㄹ(182.226) | 15.04.12추천 0
-
vhdl 자꾸만 오류뜬다.. 나좀 살려줘랔..asdf(182.226) | 15.04.12추천 0
-
Segmentation fault 이게왜뜨는거? [1]나는지금아..(seefar93) | 15.04.12추천 0
-
c++에 face란함수잇냐?00(110.13) | 15.04.12추천 0
-
게등위 애미개씨팔년들 수수료를갖다가씨발 존나 받아쳐먹네씨발ㄹ(58.148) | 15.04.12추천 0
-
코드잼 3번 내가 푼 방법ㅢ(182.208) | 15.04.12추천 0
-
log4 이거 개신기함 ㅋㅋㅋ자바충(106.242) | 15.04.12추천 0
-
expected indentation to increase가 무슨뜻임? [1]익명1(1.230) | 15.04.12추천 0
ㅇㅇ x나 y나 z 신호 값을 변경시키고 관찰해 봐. F가 잘 바뀌나...