전감산기 만드는데 탑레벨 디자인이 정의되지 않았다는데 이게 뭔 뜻인가요??
쿼터스2 아시는분 이거 왜 에러나나요?
ㅁㄴㅇㄹ(182.226)
2015-05-12 21:08
추천 0
댓글 8
다른 게시글
-
지금 인터넷에 고려대 훌리나 고려대입학처직원 엄청 돌아다니는듯 연섹대사건익명(5.254) | 15.05.12추천 0
-
나도 치킨이 먹고싶었어.. [3]익명(106.247) | 15.05.12추천 0
-
리버싱 관련 읽을만한 책좀 추천해주세여 [4]133t(bitsforeveryone) | 15.05.12추천 0
-
코딩 능력이 떨어지는대11(175.194) | 15.05.12추천 0
-
나처럼 전자공 컴공 둘다하면되지 ㅋ [3]용(37.220) | 15.05.12추천 0
-
성공해서 그래서 [5]눈꽃(119.197) | 15.05.12추천 0
-
성공하고싶었어 [3]눈꽃(119.197) | 15.05.12추천 0
-
C언어 입문자인데 질문 하나만 받아줘... [10]ㅁ(61.102) | 15.05.12추천 0
-
님들 제가 프갤러들 유형을 정리해봤습니다. [10]익명(46.165) | 15.05.12추천 13
-
쉬운 assembly decompile 예제 [13]133t(bitsforeveryone) | 15.05.12추천 2
FULLD를 ex1으로 바꿔봐
C로 치자면 main이 없다
ㄴ ㄴㄴ vhdl은 저래도 됨
프로젝 시작할때 정한 프로젝트명이랑 안맞춰서 그렇지 ㅋㄷ. Project Navigator 가서 Files -> Set as top-level entity 하던가.
Assignment -> Device -> General 에도 있던가.
ㄴ 그쵸? FULLD를 ex1으로 바꾸면될듯
FULLD를 ex1로 바꾸니 되네여 !! VHDL 작성할땐 코드내용의 ENTITY 네임을 프젝명이랑 같아야 되나바요!!
ㅇㅇ