4비트 병렬 가감산기 처럼 가산,감산이 다른 논리게이트로 동작하는것이 아니고 하나의 입력선에서 가산or감산동작을 할지 결정한후 논리게이트 하나를 통해 가감산이 되도록 설계하라는데 어떻게해야하냐

<!-- //con_substance --> <!-- con_banner -->