형님들 VHDL하고 VerilogHDL하고 문법 아예 다르나요???
형님들 VHDL하고 VerilogHDL하고 문법 아예 다르나요???
전자공돌이(112.148)
2015-07-05 23:50
추천 0
댓글 3
다른 게시글
-
트리에서 루트자르고 직속자손들 나누면 포레스트되잖아 [5]익명(39.118) | 15.07.05추천 0
-
이클립스 임포트시 내용이 없어짐ddd2(223.131) | 15.07.05추천 0
-
비온김에 썰도 풀었으니 일하러 숑~ [1]programmer(successor) | 15.07.05추천 0
-
수학과에도 땔감이 있겠지? [3]programmer(successor) | 15.07.05추천 0
-
예외처리 필요한건가요?? [2]익명(66.249) | 15.07.05추천 0
-
개인 프로젝트 사람 구하는 사이트 없냐?죠센징(211.49) | 15.07.05추천 0
-
프-바 (프갤러들 바이 라는 뜻) [1]Artair(dkflthd2016) | 15.07.05추천 0
-
내일 첫출근하는 코더다 [1]ㄱ(182.229) | 15.07.05추천 0
-
고2 c언어 공부 시작해보려는데 조언부탁드립니다 [6]ㅇㅅㅎㅅㅇ..(gbwl537) | 15.07.05추천 0
-
NoSQL이랑 SQL 이랑 연동가능? [4]핑크보호지..(165.132) | 15.07.05추천 0
ㅇㅇ
VHDL, AHDL 은 pascal like 하고 Verilog 는 c like 하다.
뭘해도 탈모약이랑 항산화제를 처먹어야해