hdl 베릴로그에서

case 문에서

 

코드 마지막에 default 쓰는 이유가 뭐야..?