verilog 요새 배우고있는데요
majority circuit 구현해보고싶어서 알고리즘 짜는데
quartus tool 쓰면 block diagram으로 gate 써서 짜면 편했는데요
그냥 modelsim으로 verilog 언어 만으로 코딩하려니 헷갈리네요
시뮬레이터가 다 알아서 해줄테니 majority circuit 8bit input 구현하려면 그냥 다 더하면 되려나요??
verilog 요새 배우고있는데요
majority circuit 구현해보고싶어서 알고리즘 짜는데
quartus tool 쓰면 block diagram으로 gate 써서 짜면 편했는데요
그냥 modelsim으로 verilog 언어 만으로 코딩하려니 헷갈리네요
시뮬레이터가 다 알아서 해줄테니 majority circuit 8bit input 구현하려면 그냥 다 더하면 되려나요??
네 맞습니다
명확한 스키매틱이 있을땐 구조적으로 모델링 하시고 동작 알고리즘이 있다면 동작적으로 모델링 하시면 되죵