modelsim으로 verilog design 한담에 wave 보려고 simulation 돌리면


왜자꾸


'Error loading design'


미치겠네요ㅜㅜ 컴파일에러처럼 뭐가 에러난지도 모르겠고


프로젝트 내에서 파일 연동이 제대로 안된건지 아님 파일명이 에러인건지...


찾아봐도 modelsim은 전부 외국자료라서 뭔소린지 하나도 모르겠고..


대충 가장 큰 이유가 되는 error는 뭐가 있을까요??