fpga인데 verilog로  간단한  cpu..까진아니고 고속연산기수준인거를 설계해서 제출했는데 웬 나더러 리눅스임베딩팀 실무자면접이언제라고 전화가오대
홈피확인해보니 내가잘못넣은건절대아니고 인사과에서 실수한거같은데 최소한 포폴도안봤다는거아니냐 슈발힘빠진다