3000천대는 존나 크지 않았음?
[일반] 왜 4750은 L3가 8밖에 안댐?
익명(182.231)
2020-08-25 09:17
추천 0
댓글 9
다른 게시글
-
4650g 언제풀릴까...깔끔한게 한대 마추고 싶다. [4][일반] 익명(211.251) | 20.08.25추천 0
-
훠훠훠 왜 램오버로 고생들 하십니꽈 [1][일반] 익명(182.231) | 20.08.25추천 1
-
번역 좀 똑바로 해 [1][일반] 익명(223.38) | 20.08.25추천 0
-
도라 발송 기원 6일차 [3][일반] 익명(112.185) | 20.08.25추천 0
-
슬라이거 케이스 픽업됐다!!! [2][일반] Crocell(astrot666) | 20.08.25추천 0
-
이거 국내에 파는 곳 없나 [5][일반] auto0072(auto0072) | 20.08.25추천 0
-
4000이라도 들어가면 입 닥쳐 시발.... [6][일반] 익명(223.38) | 20.08.25추천 1
-
axp 90 스펙상 몇w임? [1][일반] 익명(14.138) | 20.08.25추천 0
-
asrock 유통사 질문 [6][일반] 익명(115.22) | 20.08.25추천 0
-
ax200 이거사도 됨? [1][일반] 익명(211.178) | 20.08.25추천 0
팀킬방지 - dc App
3000대도 apu라인업은 작지안음?
아 G라서 그런거여쓰?
7나노로 빅칩 찍으면 비싸잖아요
마티즈 칩렛이 80제곱밀리미터고 르누아르 칩은 156제곱밀리미터임 칩의 면적이 늘어날수록 수율(오버클럭 능력 말고 정상품 비율)이 급격히 떨어지고, 이로 인해서 비용이 급격히 증가함
오우 본격적이구만 숫자로 보니까 체감 확댐
마티스는 비용을 절감할려고 코어는 7나노, I/O는 12나노로 따로 찍고 그 사이를 IF로 연결했음. 코어와 I/O 사이의 지연시간이 크기 때문에 코어가 I/O와 통신하는 경우를 최소화 하려고 L3 캐시를 미친듯이 때려박았음. 르누아르는 마티스랑 다르게 코어랑 I/O를 한판으로 찍어서 코어의 L3 캐시와 I/O 사이의 지연이 적은 만큼 굳이 L3 캐시를 미친듯이 때려박을 필요도 없고, 비용을 고려했을때 L3 캐시를 줄일 수 밖에 없었음.
이게 다 암드가 가난하고 암등이들이 가난해서 그런거다
엑시노스 츄라이츄라이