EUV 없는 1.4나노 도전장에 흔들리는 파운드리 질서
허팅보 사장 ISCAS 2026 기조연설서 공개
2031년 1.4나노 양산 목표 …삼성·TSMC 정조준
‘로직폴딩’ 패키징 기술이 진짜 변수로 부상
중국 화웨이가 미국의 반도체 수출통제를 우회하는 새로운 칩 제조 패러다임을 공식 선언했다. 극자외선(EUV) 노광장비 없이도 최첨단 반도체를 양산할 수 있다는 주장이 핵심이다. 그동안 미국의 제재가 중국의 반도체 굴기를 가로막아 왔다는 통념이 흔들리는 순간이다.
사실일까?
허팅보 화웨이 반도체사업부 사장(하이실리콘 대표)은 지난 25일 중국 상하이에서 열린 국제회로시스템심포지엄(ISCAS 2026) 기조연설에서 '타우(τ)의 법칙'을 새로운 반도체 산업 발전 원칙으로 제시하고 2031년부터 1.4나노 공정에 준하는 칩을 양산하겠다고 밝혔다. 허 사장은 "우리는 ASML의 EUV 노광장비 없이도 칩 제조 역량을 개선하는 길을 찾았다"며 "업계 전체를 놀라게 할 거대한 도약이 될 것"이라고 자신했다.
60년 가까이 반도체 산업의 문법으로 군림해 온 '무어의 법칙'이 트랜지스터 크기를 줄여 집적도를 높이는 공간의 게임이었다면 화웨이가 들고나온 타우의 법칙은 신호 전달 시간을 줄이는 시간의 게임으로 무게중심을 옮기겠다는 발상이다. 트랜지스터가 원자 단위에 근접할 만큼 작아져 무어의 법칙이 한계에 부딪혔다는 진단이 산업 전반에 깔린 상황에서 나온 우회 해법인 셈이다.
화웨이가 이를 구현할 수단으로 내세운 기술이 '로직폴딩(LogicFolding)'이다. 평면 위에 회로를 펼치는 대신 회로 기판을 종이 접듯 수직으로 쌓아 신호 이동 거리를 단축하는 설계 방식이다.
평면에서 수백 마이크로미터에서 수 밀리미터에 이르던 배선 길이를 수직 방향 수십 마이크로미터 수준으로 줄일 수 있다는 것이 화웨이의 설명이다. 더 정확히는 신호가 움직이는 거리가 짧아지면 시간상수 타우가 작아지고 같은 트랜지스터로도 더 빠른 칩을 만들 수 있다는 논리다. 그리고 허 사장은 지난 6년간 이런 방식으로 381종의 칩을 설계해 양산해왔으며 올가을 출시할 차세대 모바일 칩 '기린(Kirin)'과 신형 스마트폰 '메이트' 시리즈에 처음 적용하겠다고 공개했다.
업계는 화웨이가 올가을 선보일 '메이트90' 시리즈에 새 기린칩이 탑재될 것으로 보고 있다.
화웨이의 청사진이 현실화한다면 글로벌 파운드리 시장의 판도가 한꺼번에 흔들린다.
당장 TSMC는 2028년 하반기 1.4나노 양산을, 삼성전자는 게이트올어라운드(GAA) 기술을 고도화해 2029년 1.4나노 양산을 목표로 잡고 있다. 인텔 역시 비슷한 시점을 겨냥하고 있다. 이런 가운데 화웨이가 2031년 타우의 법칙으로 칩 양산에 성공할 경우 5년에 이르던 중국과 선두권의 기술 격차는 2~3년 수준으로 좁혀진다.
블룸버그통신이 화웨이가 EUV 없이 1.4나노 양산에 성공할 경우 반도체 업계의 통념을 뒤집는 사건이 될 것이라고 평가한 이유다. 거대한 내수 시장을 바탕으로 한 중국 빅테크의 첨단 반도체 물량이 내부에서 소화될 경우 글로벌 파운드리 업체의 주문이 줄고 미국 제재로 주춤했던 중국 인공지능(AI) 산업이 다시 도약하는 발판이 될 수 있다는 우려도 함께 따라붙는다.
다만 업계의 시선은 아직 차갑다. 화웨이가 판을 흔드는 전격전을 보여주고 있으나 넘어야 할 산도 만만치 않기 때문이다.
먼저 물리적 한계다. 당장 회로를 수직으로 쌓는 구조는 발열에 취약하고 안정적 수율 확보도 만만치 않다는 점에 주목할 필요가 있다. 실제로 한 층의 수율을 Y라고 할 때 N개 층을 접합한 칩의 수율은 Y의 N제곱에 가깝게 떨어지며 이는 어느 한 층에 결함이 생길 경우 전체를 폐기해야 하는 파국을 불러온다.
누설 전류로 인한 발열도 변수다. 폴딩된 로직 칩은 열이 수직 방향으로 이어진 막대처럼 작동해 층수가 늘어날수록 방열 부담이 기하급수적으로 커지기 때문이다. 닐 샤 카운터포인트리서치 부사장이 화웨이가 제시한 병렬적 반도체 경로가 발열로 인해 제조 수율에 악영향을 끼칠 수 있다고 지적한 이유다. 폴 트리올로 DGA컨설팅그룹 부회장도 미 CNBC에 "화웨이가 진정한 1.4나노 칩 제조에 필요한 공정, 수율, 전력, 열 관리, 소자 성능 문제를 모두 해결했다는 의미는 아니다"라며 "화웨이가 엔지니어링 전략을 일종의 '법칙'으로 둔갑시키고 있다"고 비판했다.
중국 파운드리 SMIC가 구형 노광장비로 5나노 생산에 나섰지만 비용 문제로 사실상 사업성이 없다는 평가를 받은 사례가 반복될 것이라는 악평도 뒤따른다.
기술 자체의 독창성에도 의문이 따라붙는다. 권석준 성균관대 화학공학부 교수는 자신의 SNS를 통해 화웨이가 발표한 로직폴딩은 학계와 업계에서 10년 넘게 다뤄온 '웨이퍼 대 웨이퍼(W2W) 하이브리드 본딩'과 '플립플롭의 3D 파티셔닝' 개념을 결합한 것이라고 분석했다.
이 지점에서 화웨이가 차별화 요소로 내세운 부분은 본딩 연결 지점의 간격(피치)을 통상 2~3마이크로미터에서 1.5마이크로미터까지 좁혀 연결 밀도를 네 배가량 끌어올린 대목이다. 정확히는 SMIC의 7나노 공정(N+2)으로 만든 로직 베이스 다이 두 장을 하이브리드 본딩으로 결합해 손톱만 한 면적에 약 238MTr/㎟의 트랜지스터를 집적했다는 것이 화웨이의 주장이다. 그리고 이는 TSMC와 인텔의 로드맵상 1.4나노급 노드에서 예상되는 밀도다.
권 교수는 트랜지스터 밀도만 놓고 보면 1.4나노 공정에 해당하는 수준을 흉내 낼 수 있지만 누설 전류 제어, 게이트 제어, 스위칭 에너지 단축 같은 단층 트랜지스터 자체의 성능 개선은 EUV 없이 따라가기 어렵다고 짚었다.
TSMC의 SoIC나 인텔의 Foveros 같은 기존 패키징 기술과의 차이도 분명하다.
기존 다이 스태킹은 기능이 다른 완성된 칩을 위로 쌓는 방식이다. 반면 로직폴딩은 설계 단계부터 한 칩의 내부 회로를 게이트와 플립플롭 수준까지 분해해 여러 층 웨이퍼에 분산 배치한다. 케이크에 비유하자면 다이 스태킹이 케이크와 딸기를 따로 만들어 위아래로 조립하는 방식이라면 로직폴딩은 케이크 한 덩어리를 세로로 잘라 두 웨이퍼에 나눠 붙인 뒤 다시 이어 붙이는 방식이다. 그만큼 설계와 정렬 난도가 훨씬 높다는 뜻이기도 하다.
발표 시점도 의미심장하다. 미·중 정상회담에서 미국이 중국에 대한 반도체 제재를 풀지 않은 가운데 나온 카드라는 점에서 정치적 메시지의 성격이 짙기 때문이다.
현재 화웨이는 2019년 트럼프 1기 행정부의 제재 표적이 된 이후 구글 안드로이드 대신 자체 운영체제 '하모니'를, 엔비디아 그래픽처리장치(GPU) 대신 저성능 칩 다량 활용을 들고나오며 우회로를 만들어왔다. 젠슨 황 엔비디아 최고경영자(CEO)도 미국 싱크탱크와의 최근 인터뷰에서 "중국처럼 거대한 시장 전체를 양보하는 것은 전략적으로 합리적이지 않다"며 미국의 수출통제가 중국의 자급자족 노력을 가속해 전략적 역효과를 낳고 있다고 경고한 바 있다. 그리고 이러한 민감한 상황에서 나온 화웨이의 발표는 미국 제재가 오히려 중국의 혁신을 자극하고 있다는 '나비효과' 논쟁에 묘하게 힘을 더한다. 실체가 존재하는 기술이지만, 여기에 은밀한 정치적 메시지가 담기는 순간 그 진의는 더 깊숙한 심연으로 가라앉는 법이다.
그런 이유로 한국 반도체 산업이 진짜 주목해야 할 지점은 로직폴딩 그 자체가 아니라 그 이면의 첨단 패키징 기술이라는 분석이 나온다. 평면 미세화가 한계에 부딪힌 이상 3D 트랜지스터 설계와 본딩·패키징 기술이 다음 격전지가 될 수밖에 없기 때문이다.
1.5마이크로미터 미세피치 하이브리드 본딩 기술이 안정화하면 곧바로 고대역폭메모리(HBM) 영역으로 확장될 수 있다. 그리고 HBM은 HBM3E까지는 하이브리드 본딩이 거의 적용되지 않았지만 적층 단수가 높아지는 HBM4부터는 본딩 기술이 본격적으로 도입될 전망이다. 낸드플래시 분야에서 '엑스태킹(Xtacking)' 기술로 한국 메모리 양사 수준에 근접한 양쯔메모리(YMTC)와 D램 후발주자 창신메모리(CXMT)가 화웨이의 본딩 기술과 결합할 경우 HBM 시장에도 변수가 생긴다.
이르면 2027년 중국이 하이브리드 본딩 방식으로 대역폭을 끌어올린 HBM3나 HBM3E 양산에 진입할 수 있다는 관측까지 나온다. 진짜 리스크가 수면 위로 올라서는 순간이다.
권 교수도 한국이 화웨이의 로직폴딩 기술에 과도하게 반응할 필요는 없지만 그 이면의 패키징 기술에는 신경 써야 한다고 강조했다. 평면 방향 트랜지스터 미세화가 한계에 봉착한 이상 다음 단계는 3D 트랜지스터 제작이거나 본딩과 패키징을 겹겹이 쌓는 방식으로 갈 수밖에 없다는 진단이다. 그리고 화웨이의 이번 기술 공개는 삼성 파운드리를 따라잡기 위한 카드라기보다 삼성전자와 SK하이닉스의 메모리 격차를 좁히기 위한 핵심 기술이 될 가능성이 더 크다는 분석이다.
시야를 넓혀 중국이라는 국가 차원의 전방위적인 인프라 확장에 주목해야 한다는 말도 나온다. 첨단 반도체 자립이라는 최종 목표를 향해 중국이 우회로 기술을 꾸준히 시험하고 무리해서라도 양산에 적용하는 것 자체가 충격적이기 때문이다. 시간은 자신의 편이라는 믿음 아래 버티고 또 버티는 중국식 반도체 굴기가 어디까지 갈지가 한국 반도체 산업에 던져진 새로운 질문이다.
실제로 중국은 핵심 본딩 장비 자급화에도 속도를 내고 있다. W2W 본딩 양산 장비를 만들 수 있는 유일한 중국 업체인 피오테크(Piotech)와 그 자회사 투오징젠커에는 중국 반도체 빅펀드 3기에서 최대 4억5000만위안(약 900억원)이 투입된 것으로 알려졌다. 유프리시전(U-Precision), 맥스웰(Maxwell), 나우라(Naura) 등도 HBM 본딩 장비와 실리콘관통전극(TSV) 식각 장비 개발에 가세하고 있다. 2030년대 초반에는 HBM3급 양산이 가능한 본딩·계측·정렬·TSV 일괄 장비가 출현할 가능성이 거론된다.
미세피치 본더, 웨이퍼 박막화 장비, 정밀 정렬 계측 장비 대부분이 여전히 미국과 일본 기업에 의존하고 있다는 점이 변수지만 중국 정부의 자금 투입은 줄지 않고 있다.
타우의 법칙을 뒤덮는 말 그대로 충격과 공포의 실체가 바로 여기에 있다.
댓글 0