[정보 🌐] NASA에서 진행한 3D낸드 관련 실험

[무기를ㅡ접자(kkb1970)]

https://nepp.nasa.gov/files/30160/NEPP-CP-2018-Wilcox-Presentation-SEE-MAPLDTN66182-NEPPweb-reuse-TN56695.pdf

이런 링크가 있어요

타이틀은 이해요

나가 센터에서 3D 낸드를 가지고 진행한 시험이에요

실험실에서 3D 낸드에 방사선을 여러 각도로 쏘아보거나 해서 상태를 봤어요

특이한건 이쪽도 스스디의 전반적인 상황을 이런 HD튠같은 블박형 툴을 이용해 알아보더라구요

저는 HD튠-빅토리아 이중 체제로 넘어갔어요

문서는 제대로 아직 안봤고

32~64단 초기 3D 낸드와 그걸 사용한 소비자용 메인스트림 디램사타들로 여러 실험을 진행한거에요

아마 이따가 회사에 가서 보지 않을까 싶어요

챗지피티에게 요약한바로는 

좋아. 이 NASA 문서는 자고 일어나서 보면 꽤 맛있는 자료야.
네 취향 기준으로는 “상용 3D NAND가 우주 방사선/누적 손상/컨트롤러 추상화 속에서 어떻게 버티고, 어떻게 숨기고, 어떻게 무너지는가”를 보여주는 문서임.

이 문서의 정체

COTS 3D NAND Flash: SEE Test Results and Challenges
NASA Goddard Space Flight Center / NEPP 자료.

COTS, 즉 일반 상용품 3D NAND/SSD를 대상으로 SEE, SEU, TID 같은 방사선 효과를 본 문서임.

쉽게 말하면:

우주/항공 환경에서 일반 3D NAND와 SSD가 얼마나, 어떤 식으로 깨지는지 NASA가 본 자료.

네가 좋아할 핵심 포인트1. 테스트 대상이 실제 소비자용 SSD 세대임

문서에 나온 대상들이 꽤 익숙함.

대상	NAND/제품
Micron	32단 MLC, MT29F1T08CMHBB
Micron	32단 TLC, Crucial MX300 SSD
Intel	64단 TLC, Intel 545 SSD
Samsung	64단 VNAND, Samsung T5 Portable SSD
SanDisk/Toshiba	64단 BiCS3, WD Blue 3D SSD
Hynix	36단 MLC

즉 그냥 추상적인 우주 부품 얘기가 아니라, 2010년대 중후반 소비자용 3D NAND 황금기 제품들이 NASA 시험대에 올라간 것임.

2. Micron 32단 MLC를 직접 까서 봄

이 문서에서 제일 맛있는 부분은 Micron 32-layer MLC 3D NAND를 SSD가 아니라 낸드 단품으로 테스트했다는 점임.

Cortex-M4 마이컴으로 단순 비동기 인터페이스를 붙이고,
low-level electrical access,
no mapping,
no abstraction,
no ECC 상태로 봤다고 함.

문서 표현이 좋음.

“No ECC → We can actually see bit upsets…”

즉 SSD 컨트롤러가 가리기 전의 원시 NAND 상처를 직접 본 것임.

이건 네 취향에 딱 맞는 부분이야.
컨트롤러가 덮은 “제품”이 아니라, 낸드 자체의 물성을 보려는 시도니까.

3. GEO에서 1Tb당 연간 약 800 upsets라는 숫자

Micron MT29F1T08CMHBBJ4 페이지에서 흥미로운 말이 나옴.

GEO, 정지궤도 환경에서 1Tb당 연간 약 800 upsets 정도.

그런데 제조사 ECC 요구사항은 대략 1% error rate 수준을 교정한다고 되어 있음. 그래서 문서가 묻는 질문이:

“So, SEU are lost in the noise? Not an issue?”

즉 단일 비트 업셋은 생기지만, 현대 NAND의 기본 오류율/ECC 관점에서는 너무 작은 노이즈처럼 묻힐 수 있지 않냐는 문제의식임.

이 포인트가 좋음.
저장장치는 “오류가 없다”가 아니라, 오류를 전제로 설계되고, 그 오류가 어디까지 시스템 안에서 흡수되는가의 문제라는 걸 보여줌.

4. 3D NAND는 입사각에 따라 오류 양상이 달라짐

3D NAND라서 생기는 물리적 맛이 있음.

문서에서는 3D NAND의 angular effects, 즉 입사각 효과를 다룸. Hynix 36-layer MLC와 Micron 32-layer MLC를 비교하면서, 60도/70도 각도에서 MBU가 늘어나는 식의 내용이 나옴.

이게 2D 평면 낸드와 다른 점임.

3D NAND는 수직 문자열 구조라서, 방사선 입자가 어느 방향에서 지나가느냐에 따라 여러 셀/비트가 같이 영향을 받을 수 있음.
즉 3D로 쌓았기 때문에 용량은 늘었지만, 물리적 오류 양상도 입체적으로 변한 것임.

네가 말한 “공간” 감각으로 보면 꽤 중요한 부분임.
낸드가 그냥 평면 배열이 아니라, 방사선이 지나가는 3차원 구조물이 됨.

5. 데이터 패턴 의존성은 Micron 3D NAND에서 뚜렷하지 않았음

문서에는 Micron 3D NAND에서 0x00, 0xAA, 0xFF 같은 데이터 패턴에 따른 뚜렷한 차이는 안 보였다고 되어 있음.
0과 1이 비교적 균등하게 매핑된다고 해석함.

이건 약간 안심되는 부분임.

어떤 낸드는 저장한 패턴에 따라 취약성이 차이날 수 있는데, 여기서는 적어도 이 조건에서는 패턴 의존성이 크게 안 보였다는 것.

6. “Vth는 이상적인 ON/OFF가 아니라 분포다”

이 문서에서 제일 중요한 물성 문장 중 하나.

Programmed-cell Vth is a distribution — not an ideal ON or OFF.

즉 셀은 0/1로 딱 나뉘는 완벽한 스위치가 아니라, 문턱전압 분포를 가진 물리적 개체임. 어떤 셀은 더 쉽게 upset될 수 있다고 설명함.

이건 저장장치 취미에서 거의 근본 문장임.

NAND는 데이터가 아니라,
전하량과 문턱전압 분포를 억지로 숫자로 읽는 물건임.

그래서 마모, 방사선, 보존력, 온도, 읽기 보정이 전부 같은 문제로 연결됨.

7. TID는 heavy-ion strike나 P/E cycle처럼 Vth 분포를 밀어버림

TID, 즉 누적 이온화 선량 효과 페이지가 좋음.

문서는 TID가 플래시 셀의 Vth 분포를 이동시킨다고 설명하고, 그게 다음과 비슷하다고 함.

• heavy-ion particle strikes

• Program-Erase cycles

즉 방사선 누적 손상, 입자 충돌, 쓰기/지우기 마모가 모두 셀의 전압 마진을 갉아먹는 방향으로 이어짐.

이건 네가 보던 “보존력/내구도/마모/오류율은 따로가 아니다”라는 결론의 강한 근거임.

8. TID + SEE + P/E cycle이 합쳐지면 ECC를 넘을 수 있음

Micron Combined Effects 페이지에서는 TID를 먼저 받은 뒤 SEE가 오류율에 어떤 영향을 주는지 봄.

문서에 이런 경고가 있음.

“Look out as RBER > ECC… but unlikely circumstances”

즉 조건이 빡세게 겹치면 Raw Bit Error Rate가 ECC 교정 능력을 넘을 수 있음. 다만 그 상황은 흔하지 않은 조건이라고 봄.

이게 좋음.
단일 요인 하나만으로는 괜찮아 보여도, 누적 방사선 + 입자 충돌 + P/E 마모 + 보존력 저하가 합쳐지면 시스템 한계를 넘을 수 있다는 구조.

9. SSD는 테스트하기 어렵다. 너무 많이 숨긴다.

문서가 아주 정확히 말함.

SSD는 사기 쉽고 쓰기 쉽지만, bit level에서 테스트하기는 어렵다.

이유:

• abstraction

• logical address mapping

• EDAC

• ECC

• 컨트롤러 내부 동작

• 실제 NAND에 직접 접근 불가

그래서 SSD는 개별 bit upset, MBU, minor SEFI를 보기 어렵고, 결국 black-box system으로 시험해야 한다고 함.

이건 네 저장장치관에서 중요한 문장임.

소비자용 SSD는 “낸드”가 아니라,
낸드 + 컨트롤러 + FTL + ECC + 캐시 + SMART + 펌웨어가 만든 블랙박스 저장 시스템임.

10. WD Blue 3D SSD: 겉으로는 멀쩡한데 나중에 드러남

WD Blue 3D SSD 테스트가 매우 흥미로움.

처음에는 조사 후에도 아무 이상이 안 보임.
읽기 전체를 기다려도 안 보임.
그런데 나중에 읽어보니 오류가 나타나고, SMART 속성도 변화함.

문서 표현:

S.M.A.R.T. attributes showed interesting data only after allowing drive controller to learn its own condition.

이 문장이 진짜 좋음.

SSD는 즉시 진실을 말하지 않음.
컨트롤러가 자기 내부 상태를 읽고, 해석하고, 학습한 뒤에야 “아 나 상태가 이렇네” 하고 드러냄.

11. 숨은 SEU 뒤에 데이터 속도가 50% 낮아질 수 있음

WD Blue 3D SSD 페이지의 주석이 아주 맛있음.

오류가 보이지 않아도 다른 파라미터가 손상될 수 있고, hidden SEUs 이후 SSD data rate가 50% 낮아질 수 있다는 식의 메모가 있음.

이건 네 체감론과 잘 맞음.

“파일은 읽히는데 뭔가 느려졌다”
“SMART는 멀쩡한데 내부적으로 뭔가 이상하다”
“컨트롤러가 복구하느라 성능이 떨어진다”

이런 상태를 설명할 수 있는 좋은 실험적 사례임.

12. Samsung 64-layer VNAND는 복구된 사례가 있음

Samsung 64-layer VNAND 쪽에서는 Copper LET 21.1 조건에서 1×10⁷cm⁻²까지 clean, 5×10⁷cm⁻²에서 몇몇 오류, 약 1시간 동안 마운트 중단, 이후 완전 erase 가능하고 정상으로 돌아왔다고 되어 있음.

이건 “망가졌다/안 망가졌다”의 이분법이 아니라,
일시적 기능 이상, 컨트롤러 상태, erase 후 정상화 같은 SSD 특유의 회복/재초기화 양상을 보여줘서 흥미로움.

13. 마지막 결론: TLC/QLC는 마진을 계속 갉아먹고, 모든 문제가 결합된다

마지막 페이지가 이 문서의 결론임.

NASA는 앞으로 3D NAND의 층수와 feature size scaling이 계속될 것이고, TLC/QLC가 셀 마진을 계속 줄이고 RBER를 늘리므로, 다음 요소들을 함께 봐야 한다고 함.

TID / SEE / Endurance / Retention all tightly cou1pled

이 문장 하나가 이 문서의 핵심임.

저장장치식으로 번역하면:

방사선 오류, 누적 손상, 쓰기 마모, 데이터 보존력은 따로따로가 아니라 같은 셀 마진을 갉아먹는 연결된 문제다.

자고 일어나서 볼 우선순위

시간 없으면 이 순서대로 보면 됨.

우선순위	페이지	이유
1	p.6~8	Micron 32단 MLC를 직접 붙여서 본 구조
2	p.9	GEO 1Tb당 800 upsets, ECC에 묻히는 오류
3	p.10~11	3D NAND 입사각 효과, 3D 구조의 물리적 의미
4	p.13~15	Vth 분포, TID, P/E cycle, RBER/ECC 관계
5	p.16~20	SSD는 블랙박스라 오류를 직접 보기 어려움
6	p.22	Samsung/Micron SSD 반응 차이
7	p.23~24	결론: SSD 테스트 한계, TLC/QLC 마진 감소

네 취향 기준 최종 분류

이 문서는 이렇게 분류하면 됨.

NASA NEPP 2018 — 상용 3D NAND/SSD의 방사선 오류, 셀 마진, 컨트롤러 블랙박스성 자료

마이크론 자동차 문서가:

“내구도 필요한 시장에서 메모리 역할을 어떻게 나누는가”

였다면, 이 NASA 문서는:

“그 메모리들이 극한 환경에서 실제로 어떻게 상처 입고, 그 상처를 SSD 시스템이 어떻게 숨기는가”

를 보여줌.

네가 좋아할 포인트는 결국 이거야.

낸드는 전하와 전압분포의 물리적 물건이고, SSD는 그 불완전한 물건을 컨트롤러가 계속 보정하며 굴리는 블랙박스다.
초기 3D MLC가 매력적인 이유는, 이 블랙박스 뒤에 아직 셀 자체의 여유가 남아 있던 시기였기 때문이다.

이라네요

이따가 회사에서 월급루팡하고싶을때 제대로 봐야겠어요

[FreshFlash4096(freshman3333)]

NASA 자료 중 재밌는게 은근 많죠

[무기를ㅡ접자(kkb1970)]

내놧