viewimage.php?no=24b0d769e1d32ca73ded81fa11d02831ecb95a6124af73c1834c571bfae26ae43357b7587fa716786c77ed2d849d584772f91cbf1e009c0edd357329b365fd9b4face720785f6f1b394c97b63d4995521ddf1c8215c5ce69e34c5b6ce73f


짤은 TSMC 로드맵

16nm부터 2년에 2배 가까이 트랜지스터 밀도가 높아지고 있음


최근에 컨퍼런스 콜에서 5nm에서 3nm로 갈때 밀도가 70% 높아진다고 하였음

3nm 밀도 상승폭이 여러 자료에서 예상하던 추정치보다 커서 놀랐음

거기다 전문가들이 3nm공정에서 FinFET기술이 쓰이기 힘들거란 견해가 많았는데 TSMC측에서 3nm FinFET공정으로 가는 길을 발견했다고 함

원래 4월에 3nm에 대해 자세한 내용을 발표한다 했는데 코로나 때문에 삼성이랑 TSMC의 포럼이 다 취소되는 바람에 아직 자세한 내용은 공개되지 않았음


하지만 예상치 못한 문제가 생겼는데

코로나 때문에 3nm공정이 지연될 가능성이 제기되고 있음

아마 2023년으로 지연되지 않을까 생각함