[일반] n나노 공정이 실제 그 크기가 아니라는거 빙에 검색해봄

[anvil(anvilarrow)]

이거 맞는 소리냐?

- dc official App

[라이따잇(qwer1030123)]

맞다아냐? - dc App

[익명(118.220)]

절대로. "3나노미터(3nm)" 또는 "7나노미터(7nm)"와 같은 반도체 명명 규칙에 사용되는 용어는 최근 몇 년 동안 더 많은 마케팅 용어가 되었으며 예전처럼 트랜지스터 또는 프로세스 노드의 특정 물리적 차원을 직접 언급하지 않습니다. 반도체 기술 초기에는 명명 규칙(예: 90nm 또는 65nm)이 트랜지스터의 게이트 길이를 대략적으로 나타냅니다. 그러나 기술이 발전하고 트랜지스터 구조가 더욱 복잡하고 복잡해짐에 따라 이름은 더 이상 특정 차원과 직접 일치하지 않습니다. 대신, 이전 세대에 비해 상대적인 성능과 밀도 향상의 지표가 되었습니다. 명명이 물리적 차원에서 벗어난 이유를 이해하려면 다음을 수행합니다.

[익명(118.220)]

1.최신 트랜지스터의 복잡성: FinFET 또는 곧 출시될 GAA(Gate-All-Around) 설계와 같은 최신 트랜지스터는 3차원이며 여러 임계 치수를 가지고 있습니다. 이로 인해 단일 메트릭으로 프로세스 노드를 정의하기가 어렵습니다. 2.다른 메트릭: 트랜지스터의 한 측면이 축소되었을 수 있지만 다른 부분은 동일한 속도로 축소되지 않았을 수 있습니다. 예를 들어, FinFET의 핀 높이는 다른 기능이 작아지더라도 성능상의 이유로 더 커질 수 있습니다. 3.마케팅 및 경쟁: 반도체 제조업체는 시장 리더십을 놓고 치열한 경쟁을 벌이고 있습니다. 명명 규칙에서 더 작은 숫자를 사용하면 실제 발전이 더 미묘한 차이가 있더라도 더 발전된 인상을 줄 수 있습니다.

[익명(118.220)]

4.성능 및 밀도 개선: 명명은 트랜지스터 밀도, 성능 및 전력 효율성의 향상을 반영할 수도 있습니다. 따라서 새로운 "3nm" 공정은 트랜지스터의 특징이 실제로 5nm 크기인 것이 없더라도 이러한 영역에서 "3nm" 공정에 비해 상당한 개선이 있을 것으로 예상됩니다. 5.제조업체 간의 차이: 제조업체마다 "3nm" 또는 "7nm"라고 하는 사양이 약간 다를 수 있습니다. 이는 로직 트랜지스터의 밀도, 성능 특성 또는 기타 독점 메트릭을 기반으로 할 수 있습니다. 요약하면, "3nm"와 같은 프로세스 노드 이름은 기술의 상대적 발전에 대한 일반적인 아이디어를 제공하지만 트랜지스터의 특정 물리적 치수를 직접 나타내지는 않습니다.

[익명(118.220)]

이게 gpt4 대답이고 정리하면 걍 지 좆대로 부르는거라는듯?

[익명(112.171)]

선폭크기 걍 마케팅용이고 실제로 그정도로ㅠ만든게 아니고 성능을 업한걸 그렇게 말한거라고 들었는데

[익명(14.35)]

시발 속앗네