[๐ช์ ๋ณด]
CPU + GPU ํ์ด๋ธ๋ฆฌ๋์ ๋์ ํ๋ RISC-V ๋ง์ดํฌ๋กํ๋ก์ธ์
์ต๋ช
(182.230)
2024-04-12 15:37
์ถ์ฒ 2
https://www.tomshardware.com/pc-components/cpus/former-silicon-valley-vets-create-risc-v-microprocessor-that-can-run-cpu-gpu-and-npu-workloads-simultaneouslyNew RISC-V microprocessor can run CPU, GPU, and NPU workloads simultaneouslyOne core to rule them all?www.tomshardware.com

GPU๋ ๊ณผ๊ฑฐ CPU๊ฐ ๋ด๋นํ๋ ๊ทธ๋ํฝ ์ฐ์ฐ ์์
๋ถ๋ด์ ์ค์ฌ์ฃผ๊ธฐ ์ํด ๋ฑ์ฅํ์ต๋๋ค. CPU๋ ๊ฐ์ ์์
์ ๋ณ๋ ฌ๋ก ์ํํ๋ ๊ฒ๋ณด๋ค๋ ํน์ ์์
์ ๋น ๋ฅด๊ฒ ํ๋๋ฐ ์ ๋ฆฌํ ๊ตฌ์กฐ๋ฅผ ์ง๋๊ณ ์๊ณ , GPU๋ ๋ฐ๋๋ก ๊ฐ์ ์์
์ ๋ณ๋ ฌ๋ก ์ฐ์ฐํด ์๋ ๋ฐ๋ฉด ํน์ ์์
์ ๋น ๋ฅด๊ฒ ํ๊ธฐ๋ ์ด๋ ค์ด ํน์ ๋ชฉ์ ํ๋ก์ธ์์
๋๋ค. ํ์ง๋ง ์๊ฐ์ด ์ง๋๋ฉด์ GPU๊ฐ ํ ์ ์๋ ์ฐ์ฐ ๋ฒ์๊ฐ ๋์ด๋ CPU๊ฐ ํ ์ ์๋ ์ผ๋ค์ ๋์ฒดํ๊ณ ์์ผ๋ฉฐ ์์ CPU์ GPU๊ฐ ํ๋๋ก ํฉ์ณ์ง APU ํํ์ ํ๋ก์ธ์๋ ๋์ด๋๊ณ ์์ต๋๋ค.ย
ํ์ง๋ง APU๋ผ๋ CPU ๋ถ๋ถ๊ณผ GPU ๋ถ๋ถ์ ๋ถ๋ช
ํ๊ฒ ๋๋์ด์ ธ ์์ต๋๋ค. ์ด ๋ ๋ก์ง์ด ๊ณต์ ํ๋ ๋ถ๋ถ๋ค์ด ๋ง๋ค๋ ์ ์ ์๊ฐํ๋ฉด ์ฝ์ด ๋จ๊ณ์์๋ ์๋ก ํฉ์ณ์ ํจ์จ์ ๋์ผ ์ ์๋ ๋ถ๋ถ๋ค์ด ์กด์ฌํฉ๋๋ค. ๋ฐ๋ผ์ ์์ CPU/GPU ์ฝ์ด๋ฅผ ๋๋์ง ๋ง๊ณ ํ๋๋ก ํตํฉํด ํจ์จ์ ๋์ด๊ณ ๋
ธ๋ ๋ถ๋ถ์ ์ค์ด์๋ ์ฃผ์ฅ์ ๊ณผ๊ฑฐ๋ถํฐ ๋์์ง๋ง, ํ์ฌ์ CPU์ GPU ์ฝ์ด๋ ๋งค์ฐ ๋ณต์กํด์ ธ ์ด ๋ถ์ผ์ ๋ง์ ๋
ธํ์ฐ๋ฅผ ์ง๋ ์๋น๋์๋ AMD๋ ์ฝ๊ฒ ๋์ ํ์ง ๋ชปํ๊ณ ์์ต๋๋ค.ย
๊ทธ๋ฐ๋ฐ ์คํ ์์ค CPU ์ํคํ
์ฒ์ธ RISC-V ๊ด๋ จ ์คํํธ์
์ธ X-Silicon Inc. ๊ฐ ์ด ๊ณผ์ ์ ๋์ ํ๊ฒ ๋ค๊ณ ๋์ ๊ด์ฌ์ ๋๊ณ ์์ต๋๋ค. X ์ค๋ฆฌ์ฝ์ ๊ธฐ๋ณธ ์์ด๋์ด๋ CPU ๋ฒกํฐ ์ฝ์ด ์์ 32๋นํธ FPU์ ์ค์นผ๋ผ ALU๋ฅผ ๋ฃ๊ณ ์ฌ๊ธฐ์ ๊ทธ๋ํฝ ์ฐ์ฐ์ ํ์ํ ์ฌ๋ฌ ๊ฐ์ง ์ ๋๋ค (Thread Scheduler, Clipping Engine, Rasterizer, Texture Unit, Neural Engine, and Pixel Processor)์ ์ถ๊ฐํ ๊ฒ์
๋๋ค.ย
C-GPU๋ผ๊ณ ๋ช
๋ช
ํ ์ด ์๋ก์ด RISC-V ์ํคํ
์ฒ๋ ๋ฒ์ปจ API๋ฅผ ์ด์ฉํด 3D ๊ฐ์์ ์ง์ํ๋ฉฐ CPU์ GPU๊ฐ ํ๋์ ์ฝ์ด ์์ ์์ด ์๋ก ๋ฐ์ดํฐ๋ฅผ ์ฃผ๊ณ ๋ฐ๋ ๋ฐ ๋ณ๋ชฉํ์์ด ์ผ์ด๋ ๊ฐ๋ฅ์ฑ์ ํฌ๊ฒ ์ค์์ต๋๋ค. ๋ค๋ง ์ด๋ค์ด ์ฃผ์ฅํ๋ ๊ฒ๋งํผ ํจ์จ์ด ๋์์ง๋ ๋๊ณ ๋ด์ผ ์ ์ ์์ต๋๋ค.ย
๋๊ธ 1