[📪정보] 2025년 2나노, 2026년 1.6나노 공정 양산 준비 중인 TSMC

[익명(182.230)]

https://www.tomshardware.com/tech-industry/tsmcs-1-6nm-node-to-be-production-ready-in-late-2026-roadmap-remains-on-track

TSMC's says 1.6nm node to be production ready in late 2026 — roadmap remains on track

https://blog.naver.com/jjy0501/223670821801

2025년 2nm, 2026년 16A 공정 양산 준비 중인 TSMC

TSMC가 2025년 2nm (N2) 공정 양산에 들어가고 2026년에는 1.6nm (A16) 공정 양산에 들어간다는 기존의 로드맵을 유지했습니다. TSMC는 이미 대만 내에 3개의 2nm 팹을 건설 중으로 이미 양산을 위한 준비를 마치고 2025년 말에는 본격 생산에 들어갈 것으로 보입니다.

N2 공정은 N3E와 비교해서 같은 전력에서 10-15% 정도 높은 성능 혹은 같은 성능에서 25-30% 낮은 전력 소모를 보이는 것을 목표로 트랜지스터 밀도는 15% 정도 높아집니다. N2는 TSMC 최초로 GAA 기술을 적용하는데, 나노시트 기반입니다. 여기에 super-high-performance metal-insulator-metal (SHPMIM) 캐퍼시터를 새로 적용하고 redistribution layer (RDL)의 소재를 알루미늄에서 구리로 변경한 Cu RDL 등도 성능을 높일 수 있는 신기술입니다.

작년과 달라진 부분은 A16 공정에서 처음으로 후면 전력 공급 기술을 적용하기로 한 것입니다. 후면 전력 공급 기술 (backside power delivery network (BSPDN))는 본래 인텔이 20A에서 자신 있게 첫 테이프를 끊기로 했지만, 20A가 취소되면서 2025년으로 적용 시점이 밀린 상태입니다. 2025년에만 어떻게 할 수 있으면 인텔이 첫 테이프를 끊기는 하겠지만, 만약 18A 마저도 밀릴 경우 TSMC가 첫 테이프를 끊게 될 가능성도 배제할 순 없습니다.

후면 전력 공급 기술은 반도체의 신호층과 전력층을 나눠서 회로를 단순하게 하고 속도를 높인 것으로 늦던 이르던 결국 모두가 도입할 것으로 예상하고 있습니다. TSMC는 2026년 말 양산 예정인 A16에서 이를 도입한다는 계획인데, 결과물이 어떨지 궁금합니다.

다만 A16 양산 제품이 실제로 시장에 등장하는 것은 사실상 2027년 정도가 될 것으로 보이며 그 전에 N2 공정을 개선한 N2P 및 N2X가 시장에 먼저 공급될 것입니다.