https://www.angstronomics.com/p/the-truth-of-tsmc-5nm?triedSigningIn=true
분위기보면 N3공정에서 수율 올리기에 실패해서 N3E로 되돌아가는 것 같은데 (위의 글에서는 대실패라고 표현함)
기존 EUV로는 가장 작은 메탈층을 더 작게 만드는 것에 한계가 온게 아닐까 싶음
차세대 EUV가 빨리 나와서 이 문제를 해결해줬으면 좋겠음
https://www.angstronomics.com/p/the-truth-of-tsmc-5nm?triedSigningIn=true
분위기보면 N3공정에서 수율 올리기에 실패해서 N3E로 되돌아가는 것 같은데 (위의 글에서는 대실패라고 표현함)
기존 EUV로는 가장 작은 메탈층을 더 작게 만드는 것에 한계가 온게 아닐까 싶음
차세대 EUV가 빨리 나와서 이 문제를 해결해줬으면 좋겠음
근데 어제 발표에서 N3 공정 대량생산이 곧 시작된다는거 보면 수율을 잡은건지 아니면 삼성처럼 낮은 수율로도 ok인 비트코인 채굴용 칩을 양산한다는 건지 모르겠네
좆성1세대 3nm = tsmc 4nm급이다
ㅠㅠ
그래봐야 n3,n3e랑 밀도차이 8퍼다
밀도 차이가 그렇게 크진 않지만 돌아갔다는게 중요하니까
좆성2세대3nm나와도 n3e에 밀릴각이고 심지어 좆성2세대 3nm는 2024 양산예정임
2024로 밀린거 오피셜임?
ㅇ
애초에 좆성새끼들 로드맵어기는거 하루이틀인가 첨엔 3nm 1세대에 gaa적용한다고 했는데 안되니까 2세대에 gaa적용한다고하고
tsmc는 기간은 어겨도 공정스펙은 로드맵대로 내는뎨 좆성 이 븅신들은 기간도 다르고 공정스펙도 그때가서 또다르고
지금 양산하고 있는게 3나노 1세대 GAA 잖아
gaa기술이라고하기도 민망한수준임 진짜 gaa쓰고도 150MTr/mm2면 나가뒤져야지 tsmc는 핀펫으로만 290MTr/mm2 달성하려고하는데
N3e 밀도는 그정도로 높지 않음
https://www.angstronomics.com/p/the-truth-of-tsmc-5nm?triedSigningIn=true
215정도
n5 밀도 구라핑 기준인거면 삼성도 구라핑이 있다 그냥 오피셜 발표치로만 따지든가 아예 두공정 현미경측정치로 하든가 둘중 정해서 비교해야됨 한놈만 밀도구라치는거아니니까
근거는 없당께 ㅋㅋㅋㅋ 아무튼 삼성밀도도 구라랑께 ㅋㅋㅋ
8퍼를 우습게 보네 ㄷㄷ 1/12임
섬ㅉ개 기억